| 10% OFF | Comprando 10 unidades o más |
|---|---|
| 15% OFF | Comprando 15 unidades o más |
El 74LS73 es un flip-flop dual JK con disparo por flanco negativo, que contiene dos flip-flops independientes, cada uno con sus propias entradas J y K, entrada de reloj (CLK) y entrada de reset (CLR).
Las entradas J y K determinan el comportamiento del flip-flop en la transición del reloj: mantener el estado, ponerlo en 0, ponerlo en 1, o alternar (toggle) entre ambos estados. Cada flip-flop entrega salidas complementarias Q y /Q, y puede usarse de forma completamente independiente del otro dentro del mismo chip.
Es un componente clave en circuitos secuenciales donde se necesita almacenamiento temporal de información, como contadores binarios, registros de desplazamiento, divisores de frecuencia y máquinas de estado simples.
¿Cuál es la diferencia entre un flip-flop JK y uno tipo D?
El JK tiene un estado adicional de "toggle" (alternar) cuando ambas entradas J y K están en 1, algo que un flip-flop D no puede hacer directamente — por eso el JK es más versátil para contadores.
¿Puedo usar solo uno de los dos flip-flops del chip?
Sí, ambos son completamente independientes entre sí — puedes usar uno, el otro, o ambos simultáneamente sin que se afecten entre ellos.
El caracter ~ indica que esa señal es "activa en bajo" o representa el complemento de otra señal. En el caso de Q~ (la salida marcada como "Q" con línea), es el complemento de la salida Q; si Q está en 1, Q~ está en 0, y viceversa. En el caso de CLR~ (Clear), la línea significa que esa entrada se activa con un nivel bajo (0V) en vez de uno alto, es decir, para resetear el flip-flop, debes poner ese pin en LOW, no en HIGH.
